92年度冬学期試験問題と解答と講評

[問題]
１．C-MOS順序回路について，次の設問に答えよ．
１）NAND，D-FFはどのようなトランジスタ回路で実現されるか．
２）NOTの回路の遅延時間はどのようなパラメータで決定されるか．
３）下図の状態遷移図を実現するための順序回路を，デザイン，
保守などのしやすい形で示せ．簡略型の論理回路で示せばよい．
(図は２状態で，→はそれぞれ自分に戻るものと相手に遷移するものの計４本)
４）C-MOSとバイポーラトランジスタを集積回路への応用の観点から，比較せよ．

２．PN接合について以下の設問に答えよ．
１）pn積一定の関係の成立する原理を簡単に述べよ．
またこの関係はPN接合内のいたるところで成立するか．成立しないとしたら，
どの場所でどのような場合に起こるか．ただし，バイアス電圧は０とせよ．
２）バイアス電圧が０のとき，PNの障壁には内部電圧が発生する．
この場合の電位差を求めよ．必要な変数は説明をつけて適宜導入せよ．
３）順方向にバイアス電圧がかかっているとき，pn積は一定になるかどうか．
このときのp，nの分布の空間的変化をグラフで示せ．要所要所の値を書き入れよ．
４）このときの空乏層の厚さを求めよ．
５）３）の図から，接合を流れる電流のバイアス電圧依存性を求めよ．

[解答]
1. 1) NANDはヒット率が高かった．D-FFは不作．CMOS-SWの回路は？
D-FFのNOT記号にダイオード記号を使っていた人が多くびっくり．
もし，私の講義でこのように書いていたのなら，至急ご連絡ください．
2) NOTの遅延時間はCR積．これを計算し，チャネル走行時間に結び付けて
欲しかった．
3) 保守のしやすい形の田圃みたいな形が望ましい．
状態遷移図が読めない人は勉強しておくこと．
4) 集積度，電力損，速度に加え，ディジタル応用とか，Bi-CMOSとか
いってくれれば満点．
2. 1) pHとの類推，あるいは状態密度からの計算が必要．
バイアス０の時は空乏層内も含め全領域でpn積は一定．
2) PとN領域の電子密度の比がexp(-eVb/kT)より求める．
正孔の比からでも同じ結論が得られる．結果の丸暗記が多かった．
3) 平衡状態より過剰にキャリヤが注入されるから，pn積は増える．
空乏層の縁で平衡濃度のexp(eV/kT)倍から，遠方で平衡濃度に漸近する曲線となる．
4) 空乏層中では両キャリヤともほとんど無く(でもpnはかなり存在する)，
ドナーイオンとアクセプタイオンだけになる．この一定電荷量を左から積分し，
電界分布を求める．両端では電界が０であることから，条件が一つ求まる．
さらに，これを積分し電位を求める．この電位差と，先の条件を連立させ，
左右のwを求め，これを加えると，電位差と空乏層の全厚さの関係が得られる．
Vの平方根に比例する．NdとNaの入り方が怪しい人が多かったが，これは合格とした．
5) 電子電流は3)の空乏層縁の濃度と平衡濃度の差に比例して流れるから，
exp(eV/kT)-1に比例する．正孔電流も同様で，全電流も同様．

[講評]
　全般に，1だけできる人，2だけできる人が多かった．これから社会へでると
全知識が要求されます．研究でも広い知識と深い知識の両方ある人が
力が強いようです．かたわにならないように．

　本年は次のように大変不作でした．90点満点で
優　65点以上　30名
良　45点以上　51名
可　27点以上　41名
不可　　　　　18名

　従来３年前期に行われていた講義を２年後期に下ろしたことも
あるかと思いますが，例年の平均に対し10点近く低く，また，
例年数名以下だった不可がこのように多く，お詫びいたします．
（でも，もう少し勉強して欲しかった．）

こんな原理的な質問なら，原理から考えて答えれるはずです．
丸暗記にたよって答えた人は直ちに習慣をなおしてください．
現場的な仕事でも，研究的な仕事でも，本質を理解せず暗記にたよって仕事をすると
大変なことになります．
普段から，ものごとを簡単な原理から演繹する習慣を養ってください．

このテストで，理解が不足だったとか，面白くなったとか思われた人は，
是非 electron-device の news group で議論してください．
君の為だけでなく，後輩の為にもなりますよ．シケ対よりも効果大かな．．．

いくつになっても，試験は受ける方はいうまでもなく，する方も厭なものです．
どうせ厭なものなら，存分に利用使用ではありませんか．