next up previous contents index
Next: NAND 回路と NOR 回路 Up: デジタル回路 Previous: 論理回路   Contents   Index

インバータ(NOT回路)

Figure 4.2: n-MOS インバータ (NOT回路)
\begin{figure}\vspace{1in}
\end{figure}

現在の論理回路はほとんど FET でできている。 第1章でFETを一つ使ったインバータ (NOTゲート) を紹介したが、 これを改めて図4.2に示す。 厳密には n-MOS インバータと呼ばれる。 その理由は、図4.3に見られるような n-MOS と呼ばれる FET を 使っているからである。 MOSとは金属-酸化物-半導体 (metal-oxide-semiconductor) の英語略で、FET の構造を指している。

ゲートに電圧をかけると、ドレイン-ソース間のコンダクタンスが 増加するのは、酸化物を挟んだゲート電極の反対の半導体側に、チャネルと 呼ばれる電子層が形成されるからである。 n-MOS の n は電子の持つ負電荷の負 (negative) を指す。 n-MOS インバータの特徴は、1 入力になるにしたがって電力損失は増えるが、0 入力に対しては電力損失がないことである。

Figure 4.3: n-MOS FET の構造と特性
\begin{figure}\vspace{1in}
\end{figure}

Figure 4.4: p-MOS FET の構造と特性
\begin{figure}\vspace{1in}
\end{figure}

Figure 4.5: p-MOS インバータ (NOTゲート)
\begin{figure}\vspace{1in}
\end{figure}

4.4のようにチャネルが正電荷の正孔で構成される FET は p-MOS FET と呼ばれ、ゲート電圧を上げると、逆にコンダクタンスが 低下するようになる。 この p-MOS FET を用いても、インバータを作ることができる。 p-MOS FET は正電荷を使っているので、ドレインはソースよりも電圧を 低くしておく必要がある。 このため電圧関係は、すべて正負が逆になる。 電圧の高い方を上に描くことにすると、p-MOS インバータの回路は 図4.5のようになる。 p-MOS インバータの特徴は、n-MOS インバータと逆に、0 入力に近くなると 電力損失が増えるが、1 入力に対しては電力損失のないことである。 なお、この回路で抵抗と FET を上下逆に配置することは、前章で述べた ソース接地回路になるため、増幅率が 1 になりうまくない。

Figure 4.6: c-MOSインバータ (NOTゲート)
\begin{figure}\vspace{1in}
\end{figure}
現在、ほとんどのデジタル回路にはc-MOS論理回路が使われている。 その基本となるのが、c-MOSインバータである。 c-MOSインバータは図4.6のように、n-MOS インバータと p-MOS インバータを合併させたような形となっている。 n-MOS インバータの抵抗の部分を p-MOS に替えたとも見えるし、逆に p-MOS インバータを変形したようにも見える。 実は n-MOS と p-MOS FET が相互に補てん的に動作するので、相補型 MOS という意味で c-MOS (complimentary MOS) という名前が付いている。

Figure 4.7: c-MOSインバータの動作点
\begin{figure}\vspace{1in}
\end{figure}

このインバータの動作を調べてみよう。 入力電圧を固定すると n-MOS FET の特性も p-MOS FET の特性もそれぞれ一本の 曲線で与えられる。 それらを、図4.7のように一つの図にまとめてみる。 この際、横軸は出力電位 $ V_o$、縦軸は各 FET のドレイン電流とする。 まず、n-MOS FET に流れる電流を求めると、横軸はそのまま n-MOS FET の $ V_{ds}$ であるから、n-MOS FET の特性をそのまま写せばよい。 一方、p-MOS FET に流れる電流を求めると、p-MOS FET にかかる $ V_{ds}$ $ V_{dd}-V_o$ となるから、p-MOS FET の特性を $ V_{dd}$ を原点として 左右逆に写せばよいことがわかる。 さて、回路からわかるように、出力端子から電流をとらない場合は、両者には 共通の $ I_d$ が流れるから、両曲線の交点がこの回路の動作点となる。 交点の横軸座標が出力電位、縦軸座標が両 FET を通し、縦に流れる 電流である。

Figure 4.8: c-MOSインバータの動作点の移動
\begin{figure}\vspace{1in}
\end{figure}

入力電位を変えていくと、両方の FET の特性とも変化していくので、交点は 複雑に移動していく。 そのようすを図4.8に示す。 まず、入力電位が n-MOS FET の $ V_{th}^n$ より低いときは、(a)のように、 n-MOS FET の特性が横軸に張りつき、交点は $ (V_{dd}、0)$で動かない。 $ V_{dd}$をこれより上げていくと、(b)のように、交点は動き始める。 入力電圧が、およそ $ V_{dd}/2$ ぐらいのところで、(c)のように両特性の 水平な部分が重なる。 このとき交点は(c)の右の交点から左の交点へ一瞬に移動する。 さらに入力電圧をあげると、(d)のように、交点は図の原点付近で移動を行う。 $ V_{dd}$ をさらに上げて、 $ V_{dd}-V_{th}^p$ を越えると、今度は p-MOS FET が遮断状態となり、横軸に張りつく特性となる。 したがって、交点は $ (0, 0)$ になり、そこで動かなくなる。

Figure 4.9: c-MOSインバータの入出力伝達特性
\begin{figure}\vspace{1in}
\end{figure}

Figure 4.10: c-MOSインバータの電流特性
\begin{figure}\vspace{1in}
\end{figure}

この間の交点の横軸座標、つまり出力電位の変化を図4.9に、 また、縦軸座標、つまり両FETに流れる共通電流の変化を 図4.10に示す。 図4.9を見ると、n-MOS インバータや p-MOS インバータの 特性と比較し、インバータ閾値付近で、無限大に近いきわめて高い増幅率を 持っていることがわかる。 また、入力がインバータ閾値からわずかにずれるだけで、出力電位はきちんと $ V_{dd}$ または 0 になることがわかる。 さらに、電流特性は $ V_{dd}$ 倍することで、この回路の消費電力となるが、 出力電位が 0 付近でも $ V_{dd}$ 付近でも、消費電力 0 となり、きわめて 低消費電力であることが見える。 このように、c-MO Sインバータは理想的な特性を有していることが 理解できよう。


next up previous contents index
Next: NAND 回路と NOR 回路 Up: デジタル回路 Previous: 論理回路   Contents   Index
Yoichi OKABE 2008-02-17