スイッチと遅延回路

遅延回路には種々の遅延時間を持つ遅延要素の共存が許されるわけであるが、 デジタル回路の多くは一定時間で信号を出す時計 (クロックと呼ばれる) を 内蔵し、これを利用していつも一定の時間だけ、しかも同期して遅らせる 遅延回路が用いられ、同期式と呼ばれる。 クロックは外部におかれることもあり、また必要に応じ次の例のように同じ 同期の複数個のものを利用することもある。

Figure 4.16: D Flip Flop 回路

こうした遅延回路の一例を図4.16に示す。 この回路には信号情報を移動させるために二種類のクロック信号が与えられる。 これらの信号レベルが高い電圧であるとその信号の与えられた FET は 導通状態となり、逆に低いと FET は開放状態となる。 つまりクロック信号のレベルの高い期間だけ導通するスイッチとなる。 さて $t_0$ から $t_1$ では A 点の電圧が B 点に伝達され B 点の コンデンサーがその電圧まで充電され、その電圧の逆論理の電圧が インバーターの後に現れる。 $t_1$ から B 点の電圧は入力側の A 点より切り離され、次の $t_1$ から $t_2$ で B 点の情報は反転されたまま C 点に伝えられさらに 再反転されもとに戻った情報が D 点へ伝えられる。 $t_2$ で C 点は B 点から切り離される。

情報をこのように二段で伝達するのは D 点で現れた情報がすぐさま論理回路で 処理されて、A 点に伝えられる可能性があるからである。 つまり B 点で情報をいったん控えておかないと、入出力が矛盾して 正常動作をしなくなることがあるからである。 ちょうどパナマ運河の段差のあるところで、ゲートを交互に開けて船を 通過させないとうまくいかないのと同じである。

D 点から送り出され論理回路で処理された情報は A 点に再び現れ、次の周期の $t_0$ から $t_1$ で再度 B 点に取り込まれることとなる。 いうまでもないことであるが、同期式順序回路の場合、いくつかの遅延要素は 共通のクロック信号により駆動されることとなる。