回路の出力が、現在の入力のみによって決まるのではなく、過去の入力にも 依存する論理回路を、順序回路という。 通常、過去の入力の結果は、単純に入力の履歴を記憶するのではなく、回路の 内部状態という形で保存されることが多い。 回路は、その内部状態を過去の入力の系列にしたがって変えていき、また 出力は、現在の入力だけではなく、現在の内部状態にも依存して決定される。 順序回路を考えるには、クロックという回路全体に共通の タイミング信号があるという立場で考える方がわかりがよい。 こうした共通のクロックを持つ回路のことを同期型順序回路という。
このように組合せ論理回路と 1 クロック分の遅延回路さえあれば、原理的には どのような仕様のデジタル回路も構成することができる。 しかし電子計算機のような巨大なデジタル回路をこの思想だけで 構成しようとすると、論理回路部が著しく複雑になる。
そのため実際の回路では階層構造をとったり、機能をブロック化するなどの 方法で、機能分散を行い、回路を分かりやすく構成している。 また遅延要素も 1 クロック遅延だけではなく、好みのクロック数だけ 遅延させることのできるいわゆる記憶装置が用いられている。