論理否定NOT

論理回路とは，0または1の2値をとる入力（一般には複数）に対し， 2値の出力を出す回路である。通常，2進表現の0，1を回路内のもっとも低い電位である0[V]，およびもっとも高い電位である

に対応させる。高い電位とは言っても1から数Vの程度である。出力電位を上げたり下げたりするには，スイッチにより出力を

に接続したり， 0に接続したりするのがもっとも簡単である。ここに，前章で述べたようなスイッチ素子を利用するのである。

0と1からなるディジタル量を処理する基本論理回路として，しばしばNOT，AND，OR回路があげられる。というのは，後に示すように，これら三つの回路があれば，いかなる論理回路もこれらの合成で作成できることがわかっているからである。

**Figure 3.1:** NOT の真理値表と回路記号
$\begin{figure}\begin{center} \begin{tabular}{c} $Out=\overline{In}=\mathop{\rm... ...ebox(0,0)[lb]{{\footnotesize\rm$Out$}}} \end{picture} \end{center}\end{figure}$

まずNOTであるが，論理否定（logical negation）とも言い，偽に対して真，真に対して偽となる論理である。論理を反転するので，回路的には インバータ（inverter）とも言う。 2進表現では，偽を0に，真を1に対応させる。つまり「'not A' is 1 only when A is not 1.」である。これを図 3.1に示す 真理値表（truth table）と呼ばれる表で表現する。式で表すときには， $\overline{In}$ のように全体の上にバーをつけるか，関数形式で $\mathop{\rm NOT}\nolimits (In)$ のように表す。また，同図に回路記号も示したが，三角形は増幅器を示し，○は否定を示す。

**Figure 3.2:** n-MOSを用いたNOT回路とその入出力特性（n-MOSの主回路を白く表現することにより，のときOFFであることを示した）
$\begin{figure}\begin{center} % \unitlength 1pt \begin{picture}(265,124) \put(0,... ...ebox(0,0)[rb]{{\footnotesize\rm$Out$}}} \end{picture} \end{center}\end{figure}$

これをn-MOSで実現するには，図 3.2に示すように，接地されたn-MOSと抵抗で作成することができる。同右図に見られるように，

のときには，n-MOSが開放，つまりOFFとなり，

は抵抗により

に引き上げられ，

となる。

を徐々に上げていくと，

が $V_{th}$ のときから， n-MOSは導電性を持つようになってくる。その結果，抵抗との引き合いで決定される出力電位は徐々に下がっていく。

となっても，FETには抵抗が残るため，

は0近くなることはあっても完全に0にはならない。

こうした抵抗とn-MOSで作られた回路を n-MOS回路（n-MOS circuits）と言う。したがって，これはn-MOS-NOT回路である。この回路の問題点は，

のときでも，抵抗とFETを経由して電流が流れ続け，抵抗やFETによる電力損失が存在することである。また，集積回路にする際，抵抗が面積をとり，集積度が高くとれないことである。

**Figure 3.3:** p-MOSを用いたNOT回路（p-MOSの主回路を黒く表現することにより，のときONであることを示した）
$\begin{figure}\begin{center} % \unitlength 1pt \begin{picture}(270,124) \put(0,... ...makebox(0,0)[rb]{{\footnotesize$V_h$}}} \end{picture} \end{center}\end{figure}$

同様に図 3.3に示すように，

に接続されたp-MOSと， 0に接続された抵抗でNOTを作成することもできる。

のときにはp-MOSは完全にOFFとなるので，

は抵抗により引き下げられ完全に

となる。逆に

のときには，p-MOSはONとなるが，完全には抵抗0とはならないので，

は引き上げられるが，完全には

とはならない。こうしたp-MOSと抵抗で作られた回路を p-MOS回路（p-MOS circuits）と言う。この回路も

のとき抵抗による電力損失がある。また，集積度も低い。

**Figure 3.4:** FETを用いたNOT回路（のときONとなるp-MOS主回路を黒く， OFFとなるn-MOS主回路を白く表現した）
$\begin{figure}\begin{center} % \unitlength 1pt \begin{picture}(276,124) \put(0,... ...6){\makebox(0,0)[rb]{{\footnotesize0}}} \end{picture} \end{center}\end{figure}$

抵抗を排除し，MOS FETだけで構成した回路も存在する。その回路は図 3.4に示すように， n-MOS否定回路の抵抗をp-MOSで置き換えたもの，あるいはp-MOS否定回路の抵抗をn-MOSで置き換えたものである。性格の反対なスイッチング素子を

と0の間に縦に入れ，その中間点から出力を取り出したものである。

ここに示した回路では，

のときには，上のp-MOSはONで抵抗が残るものの，下のn-MOSは完全にOFFとなるため，

はp-MOSにより引き上げられ，

となる。逆に

のときには，下のn-MOSはONで抵抗は残るものの，上のp-MOSは完全にOFFとなり，

はn-MOSにより引き下げられ，

となる。

このように，n-MOSとp-MOSを巧みに組み合わせたFET回路を c-MOS回路（c-MOS circuits）と言う。 cはcomplimentaryの略で，相補的，つまり，互いに相手を補完するという意味である。以下，c-MOSと略そう。 c-MOS回路はいつもどちらかのFETがOFFとなっているため，電力を使うのは，出力が切り替わるときだけであり，極めて低消費電力である。また，大面積を必要とする抵抗もないため，高い集積度が確保できる。このため，現在の論理回路はほとんどc-MOS回路になっている。