論理積ANDと論理和OR

論理回路で重要なものに，論理否定NOTに加えて，論理積ANDと論理和ORがある。 詳細はいずれ説明するが，これら3種類の基本論理回路があると， どんな入出力関係を持つ論理回路も設計可能になるからである。

まずANDであるが，論理積（logical multiplication）とも言われ， すべての入力が真のときのみ，真となる論理である。 つまり「`$A$ and $B$' is 1 only when $A=1$ and $B=1$.」である。 例えば2入力のときの真理値表は図 3.5のようになる。 式で表すときにはしばしば積の形で表現され， 「$\cdot$」で結合するか，代数のようにそのまま変数を結合する。 実際，普通の積でも，一つでも0があると，積は0となり， すべてが1のときのみ，積は1となる。

Figure 3.5: ANDの真理値表と回路記号

Figure 3.6: ORの真理値表と回路記号

ORとは論理和（logical addition）とも言われ，複数入力のうち一つでも1があると， 出力が1となる回路である。 つまり「`$A$ or $B$' is 1 only when $A=1$ or $B=1$.」^3.1である。 入力2個のORの真理値表は図 3.6のようになる。 式で表すときにはしばしば和の形で表現され，「$+$」で結合する。 実際，普通の和でも，すべてが0のときのみ，和は0となり， 一つでも1があると，和は0とはならない。 普通の和と異なるのは，一つでも1があれば， いくつ1があっても結果を1にしてしまうことである。

NOTとANDとORは重要な基本論理回路であるが，残念なことに， FETのような電子素子を使うと，ANDとORは簡単には実現できない。 その理由を述べよう。

Figure 3.7: 緩衝増幅器

先に述べたn-MOS-NOT，p-MOS-NOT，c-MOS-NOTの三つのNOT回路の上下の素子， つまり抵抗とFET，あるいは二つのFETを入れ替えると， どのような動作をするのであろうか。 図 3.7に示したものは， c-MOS-NOTの上下を入れ替えたものである。 $In=0$であると，下のp-MOSがON，上のn-MOSがOFFとなるから$Out=0$， また$In=V_h$であると，下のp-MOSがOFF，上のn-MOSがONとなるから， $Out=V_h$になると思われがちであるが，そう簡単ではない。 というのは，スイッチを制御する電位差は， FET両端の電位の低い方を基準にするからである。

$In=0$であると，n-MOSはOFF，p-MOSはONなので，$Out$は下がる。 しかし，$Out$は完全には0とはならないのである。 p-MOSがONとなるには，制御電極の電位が，p-MOSの上下端子の高い方の電位， つまり$Out$の電位より$V_{th}$だけ低くなくてはならない。 したがって，$In=0$の場合，$Out$は0.2$V_h$程度までしか下がらないのである。 同様に$In=V_h$のときにも，$Out$が0.8$V_h$ぐらいになると， 低い$Out$電位を基準にしたn-MOSの制御電位が0.2$V_h$程度になり， それ以上，ONにはできなくなる。

このため入力電位を0から$V_h$まで変えても， $Out$の電位は0.2$V_h$から0.8$V_h$までしか変化しない。 入力の変動幅よりも出力の変動幅の方が小さい， つまり利得1以下の増幅器にしかならないので，論理回路としては使われない。 しかし，これらの回路は，負荷に何を繋いでも，あまり影響を受けないため， 緩衝増幅器（buffer amplifier）と呼ばれる。

このように，n-MOSを上に，p-MOSを下にした回路は，電圧的には増幅作用がないため， 論理回路には使いづらい。 NOTのようにn-MOSを下に，p-MOSを上にした回路はおおよそ入力信号は反転する。 したがってFETを用いると，NOT的な回路は作りやすいが， ANDとかORのように入力が増えると出力も増えるような回路は， 作りづらいことがわかるであろう。 それではどのようにするかと言うと， 以下に述べるNAND回路やNOR回路などを組み合わせて実現する。 これらはNOT(AND)およびNOT(OR)であり， ちょっとした工夫で簡単にANDやORにできるからである。