セレクタ回路

Figure 5.11: マルチプレクサとデマルチプレクサ（$Sel_n$は回線選択信号）

パストランジスタは入力側の論理状態を出力側に転送することができる。 この応用として，もっとも簡単でかつしばしば使われる回路は， 図 5.11に示すマルチプレクサ（multiplexer） およびデマルチプレクサ（demultiplexer）である。 前節でANDを使って構成した回路と比較すると，トランジスタ数が少なく， 簡単な構成であることがわかる。 このように，パストランジスタの開閉能力を利用して信号を選択する回路を セレクタ回路（selector circuit）と呼ぶ。

Figure 5.12: 任意関数発生回路

セレクタ回路を用いると，一般に複雑な論理を簡単に構成することができる。 一例として図 5.12に示す任意関数発生回路を見て欲しい。 $A$，$B$の論理値により，縦4本のうちいずれか1本が導通し， 残る3本はすべて開放となる。 このため，出力$Z$はこの導通の線に接続された $G_i\ (i=0, \cdots, 3)$のいずれかの電位と等しくなる。 つまり，出力は次のように記載できることになる。

$$Z=G_3\cdot(A\cdot B)+G_2\cdot(A\cdot\overline B)+G_1\cdot(\overline A\cdot B)+G_0\cdot(\overline A\cdot\overline B)$$ (5.1)

この関数を改めて見てみると，$A$，$B$のAND-OR論理になっており， かつ$G_i$の各値を0または1のいずれかに選ぶと， $A$，$B$の任意の論理関数が実現できることが理解できよう。

改めて基本ゲートであるc-MOSのNOT，NAND，NORを見てみると， これらはすべて0と$V_h$をセレクタで選択して出力へ出す回路とも言える。 なお，セレクタ回路には若干の注意が必要である。 まず，パストランジスタが直列にあまり長くなると，遅延が無視できなくなってくる。 $n$個のパストランジスタが直列になると，およそ，NOT回路の遅延時間の $n^2$倍の遅延が発生する。 このため，たかだか4パストランジスタで止めるのがよい。 それ以上になる場合には，いったんインバータなどで論理を確定し， 多段にするのがよい。

また，スイッチとしてn-MOSパストランジスタのようなc-MOSパストランジスタ以外を使った場合には， 出力は完全に0または$V_h$にならない可能性があるので， 出力側は必ずインバータなどを使って，信号を強固なものにするのがよい。 また同様な理由から，セレクタ回路の出力をそのまま， 次段のパストランジスタのゲートに接続することは危険である。